AI電力爆増に挑む800VDC電源技術

現在、AIデータセンターにおける消費電力の「爆増」が社会問題化しています。世界各地で発電所や送電網の電力容量が追いつかないという深刻な電力不足問題を引き起こしているからです。この問題に対処するべく、AIデータセンターでは「HVDC（High Voltage Direct Current）」の導入に向けた動きが加速しています。HVDCとは、配電時の電圧を従来の48VDCから、±400VDCや800VDCに高めるというものです。電圧を高めれば、供給電流を減らせます。こうしてケーブルやバスバーなどで発生する電力損失を減らすわけです。

AIデータセンターにおいてHVDCが本格的に導入される可能性があり、業界では2027年前後を見据えた検討が進められています。現時点では開発段階にあり、その途中経過が米国テキサス州で2026年3月に開催されたパワーエレクトロニクス関連の国際学会/展示会「Applied Power Electronics Conference (APEC 2026)」で発表されました。

この国際学会/展示会に論文を発表すると同時に、実際に展示会を見て回ったローム株式会社 技術顧問の財津俊行氏にHVDCの開発状況や、抱えている技術課題、現時点で見えてきた理想的な電源システムなどについて聞きました。さらに同氏らが国際学会において発表したLLC共振コンバーター関連の論文を解説してもらい、その研究においてスマートエナジー研究所の回路シミュレーター「Scideam（サイディーム）」をどのように活用したかについてうかがいました。

AIデータセンターのHVDC化の背景

―――AIデータセンターに向けたHVDCの開発が世界中で進められている背景を教えてください。

財津　背景には、AIデータセンターにおける消費電力の「爆増」があります。2030年には、AIデータセンターに設置するサーバーラック1台当たりの消費電力が1MWに達する見込みです。一方、現在通信設備で使われているサーバーラックの消費電力は約10kWです。つまりAIデータセンターでは、ラック当たりの消費電力が一気に100倍に増える計算です。仮に、AIデータセンターにおける供給電圧が通信設備と同じ48VDCに設定したとすれば、供給電流が100倍になる。これではケーブルやバスバーで発生する電力損失が大きくなりすぎてしまうのです。だから供給電圧を高めて供給電流を減らし、消費電力を抑える動きが活発化しています。

―――現在、米NVIDIA社が800VDCを、米Google社が±400VDCを提案しています。

財津　±400VDCも800VDCも同じ規格/仕様と考えて問題ありません。現在、データセンターで使用するハードウェアの設計や仕様をオープンソース化する業界団体「OCP（Open Compute Project）」のラック規格「マウントディアブロ（Mount Diablo）」に、NVIDIA社も賛同し、加入しています。ここにはGoogle社も米Meta Platforms社も米Microsoft社も参画しており、同じターゲットを目標に開発を進めています。掲げている目標は「800VDC（±400VDC）」の実現です。

大手半導体メーカー5社が開発中

―――±400VDC（800VDC）の開発状況について教えてください。

財津　NVIDIA社が開発を進めている次世代のAIデータセンター向けサーバーラック「カイバーラック（Kyber）」は2027年頃の実用化を目指して開発が進められているとされています。当初の消費電力は200kW/ラック程度とのことですが、2030年には1MW/ラックまで増える見込みです。現時点では、カイバーラックが試作され、±400VDC（800VDC）の実証試験が進んでいるところです。ただし±400VDC（800VDC）の電源システムはまだ、技術的に確立されていないようです。電源システムの開発は、NVIDIA社を中心に、大手半導体メーカーが協力する形で進められています。

―――±400VDC（800VDC）における電源システムはどのような構成になりますか？

財津　AC入力は従来、単相でしたが、カイバーラック以降は3相に変更されます【図1】【図2】。将来的には小型軽量化が可能な半導体トランス（SST：Solid State Transformer）の適用も有力な選択肢として検討される可能性がありますが、当初は一般的な商用周波数トランス（LFT：Line Frequency Transformer）が使われます。その後段には、3相の力率改善（PFC：Power Factor Correction）回路が接続します。最近、この3相PFC回路のトポロジーとして「ヴィエナ（ウィーン）整流器」が注目を集めており、電源システムの開発に取り組む各社がこぞって採用しています。

この整流器の出力が直流（DC）800Vになります。GPUの電源電圧は0.7V。つまり800Vを0.7Vまで降圧しなければなりません。この降圧には、現時点で2つのシナリオが提案されています。1つは、2段の中間バスコンバーター（IBC：Intermediate Bus Converter）を経るシナリオです。1段目の高電圧IBC（HV-IBC）で800Vを50Vに降圧し、2段目の低電圧IBC（LV-IBC）で50Vを12Vもしくは6Vに降圧し、GPUに電力を供給するIVR（Integrated Voltage Regulator）に供給します。もう1つは、1段のIBCを経るシナリオです。50Vの中間バス電圧を経ることなく、800Vを一気に12Vもしくは6Vに降圧します。

―――IVRとは、どのような電源ですか？

財津　IVRとは、VRM（Voltage Regulator Module）の一種で、機能的には同じものです。しかし、2026年3月に開催されたAPECでは、GPUボード上の横方向（ラテラル）で電力を供給する場合はVRMと呼び、GPUボードの裏側に実装して垂直方向（バーティカル）で供給する場合はIVRと呼んで区別していました【図3】。

DCXは実現可能か？

―――APECでは、どのような電源モジュールや電源ボードが展示されていたのですか？

財津　2段の中間バス電圧を使う電源システム、具体的には、3相のヴィエナ整流器と、800Vを48V（50V）に降圧するHV-IBC、48V（50V）を12Vに降圧するLV-IBC、IVRという構成をいくつかのメーカーが展示していました。各社とも活発な開発を進めており、電源システムとしては、これから完成度が上がっていくでしょう。なぜならば、HV-IBCとLV-IBCはいずれも非制御だったからです。これでは入力変動と負荷変動に対する安定化制御を担うのはIVRだけになってしまいます。

電源システムエンジニアの目から見れば、実用化に向けては、今後も継続的な技術検討が進むものと考えています。実際、APECで会ったビッグテック（大手IT企業）の電源エンジニアも、「入力変動と負荷変動の安定化制御を誰が受け持つのか、疑問に思っている」と語っていました。恐らく、2027年のAPECではより現実的なシステムを採用した電源モジュールや電源ボードが展示されると思っています。

―――このほかに、800VDCに向けた電源システムを実用化する上で、課題はまだ残っているのでしょうか？

財津　大きく3つの課題があると考えています。

第1にIBCの薄型化です。1台のLV-IBCには10kWの出力電力が求められます。かなり大きな出力電力ですが、GPUのハードウェア設計ではこれを11mmの厚さに収めることを求めています。

第2にIVRの薄型化です。前述の通り、IVRはGPUボードの裏側に実装し、そこからGPUに対して垂直方向に電力を供給します。このため、IVRに与えられたスペースは極めて狭く、厚さは2mmしか許されません。

第3に負荷急変に対応することです。APECにおいて、各社の電源エンジニアが指摘していたのは「5000A/μsと急峻な負荷変動に対応しなければならない」ということです。これはかなり厳しい要求です。

―――ここで1つ疑問があります。これまでGPUは負荷が大きい（消費電流が大きい）ものの、負荷は一定だったと思います。なぜ突然、急峻な負荷変動への対応が求められるようになったのですか？

財津　変化点は、サーバーにおいて「AI学習」だけでなく「AI推論」の処理も実行されるようになったからです。AI学習とAI推論では、負荷パターンがまったく違います。例えば、AI学習はマラソンをずっとフルパワーで走り続けるというイメージ。しかしAI推論は、フルパワーで100m走った後に、少し休んでまたフルパワーで200m走るというイメージです。つまり、負荷が短時間で大きく変化する。従って、この負荷変動への対応が求められるようになりました。

VCOを使わないLLC共振コンバーター

―――安定化制御（レギュレーション）に話を戻します。800VDCの電源システムにおける安定化制御は、最終的にどのような形に落ち着くと見ていますか？

財津　個人的な意見ですが、HV-IBC（高電圧中間バスコンバーター）は入力変動だけに対応するセミレギュレーションに、LV-IBC（低電圧中間バスコンバーター）は入力変動と負荷変動の両方に対応するフルレギュレーションに対応するようになると見ています。しかも、LV-IBCはかなり急峻な負荷変動に対応できるようにするため、非常に高い応答速度が必須になるでしょう。

そうであれば、LV-IBCの電源回路トポロジーは、LLC共振コンバーターでかつ、広帯域（高速応答）であることが求められます。しかし、VCO（Voltage Controlled Oscillator）によるクロック信号を使う従来タイプのLLC共振コンバーターでは応答速度は遅い。周波数帯域幅はせいぜい1kHz程度しかないからです。応答速度が遅いので出力電圧の低下を補うために何百個ものコンデンサが必要になり、ボード上はコンデンサだらけになってしまいます。

従って、LV-IBCには少なくとも100kHz程度の帯域幅が必須になる。ビッグテック（大手IT企業）の電源エンジニアと話しましたが、まったく同じ意見でした。

―――APEC 2026で発表した論文は、VCOを使わないLLC共振コンバーターに関する内容でしょうか？

財津　はい、その通りです。梅谷和弘氏（九州大学大学院 システム情報科学院 教授）らとの共著で投稿した、「D-EPC（Direct Effective Power Control）制御を用いた広帯域幅LLC共振コンバーター」に関する論文です。

D-EPC制御は、ヒステリシス制御方式やピーク電流モード制御方式などと同様に、VCOを使わない方式です【図4】。VCOを使わなければ、「右半平面のゼロ点」がなくなります。右半平面のゼロ点とは、制御理論の伝達関数において複素平面の右半面に位置するゼロ点のことで、これが存在すると利得が増えるとともに位相が遅れるため制御が不安定になったり、応答性を制限したりします。従って、右半平面のゼロ点がなければ、帯域幅を広げやすくなり、100kHz程度の帯域幅を実現できるようになります。

―――D-EPC制御とは、どのような制御方式ですか？

財津　D-EPC制御は、かつて力率制御方式と呼んでいました。LLC共振コンバーターは、電流は正弦波になります。一方で電圧はパルス波ですが、共振現象を利用しているためエネルギーは正弦波成分しか通過できません。つまり電流も電圧も正弦波になります。

D-EPC制御では、この正弦波電圧と正弦波電流の位相を調整します。これは力率を制御することに等しい。そこで当初は、力率制御方式と呼んでいました。LLC共振コンバーターのエネルギーを転送するという視点では、ただ単に正弦波電圧と正弦波電流を供給するタイミング（位相）を調整しているだけなのですが、回路に実装するのは容易ではありません。

現在は、このタイミングを調整する方法の違いでさまざまな制御方式が開発されています。例えば、TI社はヒステリシス制御（しきい値の上下幅を活用）。米onsemi社は、正弦波電圧と正弦波電流を監視してコンパレーターを動作させて実現しています。我々は、正弦波電圧がゼロに達したことを検出し、それをきっかけに三角波を生成します。この三角波とフィードバック電圧を比較して、スイッチング素子をオンします。これによって正弦波電流と正弦波電圧のタイミングをずらします。

 Scideamを採用した理由

―――今回の論文では回路シミュレーターを活用しているようです。どのような目的で使用したのですか？

財津　LLC共振コンバーターの設計手法はさまざまありますが、設計した回路の特性や動作などはまずはシミュレーターで確認したいところです。そこで、スマートエナジー研究所の回路シミュレーター「Scideam（サイディーム）」を使用しました。

―――なぜScideamを採用したのですか？

財津　D-EPC制御を採用したLLC共振コンバーターのボーデ線図をシミュレーションできるのは、私の知る限りScideamしかなかったからです。ほかの市販のシミュレーターでは同様の解析が容易ではありませんでした。

なぜなのか。それはD-EPC制御を採用したLLC共振コンバーターは、VCOを使っていないからです。ほかの市販シミュレーターは、クロック信号をベースに回路モデルを動かしているため、VCOを使わない電源回路には対応できないのでしょう。

―――シミュレーション時間はどの程度必要でしたか？

財津　計算時間は非常に短い。制御系だけなら数秒で終わります。

―――ボーデ線図をシミュレーションで求められるメリットは何ですか？

財津　シミュレーションで求めたボーデ線図を見れば、その電源回路の小信号特性が分かります。シミュレーションで良い特性が得られることを確認できれば、次に実機を組み立てて、本当にそうなのかを確認するわけです。もちろん、ボーデ線図は周波数軸で、実機は時間軸です。しかし、それらの結果を比較することは可能です。そしてシミュレーション結果と実機の測定結果が一致しているかどうかを確認するわけです【図5】。

具体的には、APECに投稿した論文では、シミュレーションによるボーデ線図を見ると帯域幅が20kHzあることが見て取れます。そこで実機を組んで負荷急変を与えて、実際に20kHzで応答しているかどうかを確認します。【図6】を見れば分かるように、実験結果でも帯域幅は20kHzあることが分かる。つまり、シミュレーションの結果と実験の結果が一致することが確認できました。　

これは非常に重要です。なぜならば、これ以降の設計作業は、解析とシミュレーションだけで進められるようになるからです。回路定数を変える場合でも、シミュレーションだけで確認できます。実機を組み立てて実験するのは、最終の確認作業だけで済むわけです。

LV-IBCの帯域幅を100kHzに

―――Scideamに対する要望はありますか？

財津　今後は、電源システム全体に対するシミュレーションを実行できるようにしてもらいたいと考えています。例えば、AC入力からIVRの出力まで。もっと言えば、GPUの動作を含めた電源システム全体の振る舞いをシミュレーションで確認できるようになるとありがたいです。あとは伝導ノイズをシミュレーションで確認できると設計作業の効率化を図れるようになります。

―――LLC共振コンバーターの研究についてですが、次の目標は何ですか？

財津　800VDCのLV-IBCに求められる応答特性を実現するため、帯域幅を100kHzまで広げることです。従って、スイッチング周波数を1MHzに高めて、スイッチング素子にはGaN HEMT、インダクタにはプレーナ型を採用する必要があると考えています。トランスはプレーナ型で実現する必要があると考えています。2028年のAPECには披露したいですね。

————————————————————————————————————————————————————————

▼ローム株式会社
https://www.rohm.co.jp/

▼関連情報
ロームのAIサーバー向けソリューションや技術情報については、以下をご参照ください。

・AIサーバーWebinarシリーズのご案内

・ソリューション：サーバー/データセンター

————————————————————————————————————————————————————————

▼関連情報　ーインタビュー記事ー