コンテンツにスキップ

デジタルPIDブロック[PID]

Location : Operator(Discrete)/PID

外形

fig


説明

デジタルPIDブロック[PID]はデジタルでのPID制御を行うブロックです。 入力リセット値が0.5以上の場合積分値はリセットされます。 アンチワインドアップ修正付きPIDコントローラのブロック図を以下に示します。

fig

Note

この素子は離散モデルです。離散モデルは、サンプルホールド動作をします。
各メイン周期の初めに電圧がサンプル設定され、その周期内では電圧はホールドされ一定となります。


端子

端子 名称 説明
+, - 入力端子 制御する値を入力します。
Vo 出力端子 制御した値を出力します。
R リセット端子 0.5以上が入力されると積分をリセットします。
G グランド端子 -

スペック

パラメーター 内容 パラメーター名
Km マスターゲイン Km
Kp 比例ゲイン Kp
Ki 積分ゲイン Ki
Kd 微分ゲイン Kd
Kc 積分補正ゲイン Kc
Differential Time Constant 微分時定数 Td
Initial Voltage 積分初期値 Viini
Minimum Voltage 飽和下限値 Vmin
Maximum Voltage 飽和上限値 Vmax

出力変数

パラメーター 内容 Output引数
Differential Voltage 微分出力電圧 Sd.V
Input(-) Voltage マイナス入力電圧 Vin
Input(+) Voltage プラス入力電圧 Vip
Integral Reset Voltage 積分リセット電圧 Vrst
Integral Voltage 積分出力電圧 Si.V
Output Voltage 出力電圧 Vo
Proportional Voltage 比例出力電圧 Sp.V